Bits N Pices
تسجيل الدخول ابدأ مجاناً
الرئيسيةالدوراتVLSI Design
B.TechECEالسنة 3 · الفصل الدراسي 2Branch core

VLSI Design

ادرس هذا المقرر في Bits N Pices

الوحدات · 6

  • MOS transistor & fabrication
  • CMOS inverter & logic
  • Layout & design rules
  • Combinational & sequential design
  • Memory
  • Verilog & the ASIC flow

المشروع

Design and simulate a 4-bit ALU in Verilog

B.Tech

Electronics & Communication

اختبار وبطاقات تعليمية

اختبر ما قرأته واحتفظ به باستخدام التكرار المتباعد.

Bits AI

يجيب عن الكتاب أو القسم أو سؤال الاختبار الذي تقف عنده.

في نفس البرنامج

عرض جميع المقررات
B.Techالسنة 2 · الفصل الدراسي 1
Digital Logic Design6 الوحدات · Number systems & codes
B.Techالسنة 4 · الفصل الدراسي 1
Internet of Things6 الوحدات · IoT architecture & sensors
B.Techالسنة 2 · الفصل الدراسي 1
Network Analysis & Circuit Theory6 الوحدات · Network theorems
B.Techالسنة 2 · الفصل الدراسي 1
Electronic Devices & Circuits6 الوحدات · Semiconductor physics review
B.Techالسنة 2 · الفصل الدراسي 1
Signals & Systems6 الوحدات · Signals: classification & operations
B.Techالسنة 2 · الفصل الدراسي 2
Analog Circuits6 الوحدات · Multistage amplifiers